メッセージを送る
ホーム 製品HDI PCB板

PCBによって埋められる多層HDI PCB板IATF16949

中国 Bicheng Electronics Technology Co., Ltd 認証
中国 Bicheng Electronics Technology Co., Ltd 認証
ケビン、 板-感謝--を非常に受け取り、テストした。これらは私達が必要とした何を完全、丁度である。 rgds 金持ち

—— 豊富なRickett

ルース、 私はPCBを今日得、それらはちょうど完全である。 少し忍耐を、私の次の順序すぐに来ているとどまりなさい。 ハンブルクからの親切な点 オラフ

—— オラフKühnhold

こんにちはNatalie。 それはあなたの参照のために完全、私付けるある映像をだった。そして私は割り当てるために次のプロジェクト2つ送る。 ありがとうたくさん再度

—— セバスチャンToplisek

ケビン、 ありがとう、それらは完全になされ、よく働く。約束されるように、私の最も最近のプロジェクトのためのリンクはあなたが私のために製造したPCBsを使用して、ここにである: 見なす、 ダニエル

—— ダニエル フォード

オンラインです

PCBによって埋められる多層HDI PCB板IATF16949

Multi Layer HDI PCB Board IATF16949 buried via PCB
Multi Layer HDI PCB Board IATF16949 buried via PCB

大画像 :  PCBによって埋められる多層HDI PCB板IATF16949

商品の詳細:
起源の場所: 中国
ブランド名: Bicheng
証明: UL, ISO9001, IATF16949
モデル番号: BIC-203.V1.0
お支払配送条件:
最小注文数量: 1pcs
価格: USD9.99-99.99
パッケージの詳細: 真空bags+Cartons
受渡し時間: 8-9仕事日
支払条件: T/T
供給の能力: 1ヶ月あたりの5000pcs
詳細製品概要
基材: ロジャース、FR-4、polyimide、等 層の計算: 単一の側面、二重層、多層の、雑種PCB
PCBのサイズ: ≤400mm X 500mm 銅の重量: 0.5oz (17 µm)、1oz (35µm)、2oz (70µm)
表面の終わり: 裸の銅、HASL、ENIG、OSP、液浸の錫等…
ハイライト:

多層HDI PCB板

,

IATF16949 HDI PCB板

,

IATF16949はPCBによって埋めた

 

W帽子はPCB内のビア?そしてその寄生容量と寄生インダクタンス

鬼ごっこ#プリント基板デザイン、多層プリント基板、高密度相互接続 PCB

 

プリント基板の穴s

ビアは多層 PCB の重要な部品の 1 つであり、穴あけコストは通常​​ PCB 製造コストの 30% ~ 40% を占めます。簡単に言うと、PCB のすべての穴をビアと呼ぶことができます。機能の観点から見ると、穴は

1 つは層間の電気接続として使用され、もう 1 つはデバイスの固定または位置決めとして使用されます。このホールは一般にブラインドホール(ブラインドビア)、埋め込みホール(埋め込みビア)、スルーホール(スルービア)の3種類に分類されます。

 

1.1 構成Hオーレス

止まり穴はプリント基板の上面と下面にあり、表面のラインとその下の内側のラインを接続するために一定の深さを持っています。通常、穴の深さは一定の比率(口径)を超えません。埋め込み穴とは、プリント基板の内層に位置し、基板表面まで到達していない接続孔のことです。

上記 2 種類の穴は基板の内層にあります。スルーホールの形成プロセスは積層前に使用され、スルーホールの形成中にいくつかの内層を重ねることができます。

 

3 つ目はスルーホールと呼ばれ、回路基板全体を貫通します。内部で相互接続したり、コンポーネントの取り付け位置の穴として使用したりできます。スルーホールは実現が容易でコストが低いため、他の 2 つの代わりにほとんどのプリント基板で使用されています。以下に記載されている穴は、特別な指示がない限り、貫通穴とみなされます。

 

設計の観点から、穴は主に 2 つの部分で構成されます。1 つは中央の穴 (ドリル穴)、もう 1 つは穴の周囲のパッド領域です。以下を参照してください。これら 2 つの部分のサイズによって穴のサイズが決まります。明らかに、

高速、高密度の PCB 設計では、設計者は常に、基板上により多くの配線スペースを残すことができるように、穴は小さいほど良いことを望んでいます。

 

PCBによって埋められる多層HDI PCB板IATF16949 0

 

また、穴が小さいほど自身の寄生容量が小さくなり、高速回路に適します。穴径の縮小はコストの増加を招き、無制限に穴径を小さくすることはできない。穴あけや電気メッキなどの技術によって制限されます。

 

穴が小さいほど、穴を開けるのに時間がかかり、中心位置がずれやすくなります。また、穴の深さが穴の直径の 6 倍を超える場合、穴の壁に均一に銅めっきを施すことは保証できません。たとえば、通常の PCB の厚さ (スルーホールの深さ) は 1.6 mm であるため、PCB メーカーが提供する穴の最小直径は 0.2 mm までしかありません。

 

1.2 寄生Cの静電容量Vイアス

ビア自体にはグランドに対する寄生容量があります。グランド層の絶縁穴の直径が D2、ビア パッドの直径が D1、PCB の厚さが T、基板の誘電率が ε であることがわかっている場合、寄生電圧の値は穴を通る静電容量はおよそ次のようになります。

 

C=1.41εTD1/(D2-D1)。

PCBによって埋められる多層HDI PCB板IATF16949 1

 

ホールを介した寄生容量の主な影響は、信号の立ち上がり時間が長くなり、回路の速度が低下することです。たとえば、厚さ 50 ミルの PCB ボードで、内径 10 ミル、パッド直径 20 ミル、パッドとグランド銅領域間の距離 32 ミルのビアを使用する場合、上記の式でビアの寄生容量を近似的に取得できます。式:C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF。立ち上がり時間によって生じる容量のこの部分の可変量は、T10-90=2.2 C (Z0/2)=2.2 x0.517x(55/2)=31.28 ps となります。

PCBによって埋められる多層HDI PCB板IATF16949 2

 

これらの値から、単一のビアの寄生容量によって引き起こされる立ち上がり遅延の有用性は明らかではありませんが、複数のビアが層間で使用される場合、設計者はそれを考慮する必要があることがわかります。

 

PCBによって埋められる多層HDI PCB板IATF16949 3

 

PCBによって埋められる多層HDI PCB板IATF16949 4

 

1.3 寄生のインダクタンスVイアス

寄生容量に加えて、ビアを介した寄生インダクタンスも同時に存在します。高速デジタル回路の設計では、ホールを介した寄生インダクタンスによって引き起こされる害は、寄生容量よりも大きいことがよくあります。その寄生直列インダクタンスはバイパス容量の寄与を弱め、電源システム全体のフィルタリングの効用を弱めます。次の式を使用して、ビアのおおよその寄生インダクタンスを簡単に計算できます。

 

L=5.08h[ln(4h/d) +1]。

PCBによって埋められる多層HDI PCB板IATF16949 5

 

ここで、L はビアのインダクタンス、h はビアの長さ、d はビアの直径を表します。この式から、ビアの直径はインダクタンスにほとんど影響を与えませんが、インダクタンスに最も大きな影響を与えるのはビアの長さであることがわかります。上記の例を引き続き使用すると、ビアのインダクタンスは次のように計算できます: L=5.08 x0.050[ln (4x0.050/0.010)1]=1.015 nH。信号の立ち上がり時間が 1ns の場合、等価インピーダンスは XL=πL/T10-90=3.19Ω となります。高周波電流が流れる場合、このようなインピーダンスは無視できません。特に、電源層とグランド層を接続する場合、バイパス容量は2つのビアを通過する必要があるため、ビアの寄生インダクタンスは指数関数的に増加します。

 

PCBによって埋められる多層HDI PCB板IATF16949 6

 

PCBによって埋められる多層HDI PCB板IATF16949 7

 

1.4 高速 PCB のビアの設計

ビアの寄生特性に関する上記の分析から、高速 PCB の設計では、一見単純なビアが回路設計に大きな悪影響をもたらすことが多いことがわかります。ビアからの寄生効果による悪影響を軽減するには、設計で次のようにすることを試みることができます。

 

1) コストと信号品質を考慮して、VA に適切なサイズを選択します。6〜10層メモリモジュールPCB設計など、10/20ミル(ドリルパッド)ビアの方が優れています。高密度の小型ボードの場合は、8/18 mil ビアを使用してみることもできます。現在、加工にはレーザー穴あけ機が使用されているため、技術的条件下ではより小さなサイズの穴を使用することが可能です。電源やアース線のビアは大きめのサイズも検討可能 インピーダンスを下げるためです。

 

2)上で説明した 2 つの式から、ビアからの 2 つの寄生パラメータを減らすには、より薄い PCB プレートを使用することが有益であると結論付けることができます。

 

3)基板上の信号線は可能な限り層を変えない、つまり不要なビアを使用しないようにしてください。

 

4) 電源とグランドのピンは基板の近くに開けてください。ビアとピンの間のリード線はインダクタンスの増加につながるため、短いほど良いです。同時に、電源とグランドのリード線はインピーダンスを下げるためにできるだけ太くする必要があります。

 

5) 信号に最も近いループを提供するために、信号層スイッチング領域のビアの近くにいくつかのグランド ビアを配置します。多数の冗長接地ビアも PCB ボード上に配置できます。もちろん、設計には柔軟性も必要です。前に説明したビア モデルでは、各層にパッドがあり、場合によっては、サイズを縮小したり、一部の層のパッドを削除したりすることもできます。特にビア領域が高密度の場合、銅層に分割ループのある壊れたスロットが形成される可能性があります。この問題を解決するには、ビアの位置を移動するだけでなく、銅層のパッドサイズを小さくすることも考えられます。

 

連絡先の詳細
Bicheng Electronics Technology Co., Ltd

コンタクトパーソン: Ms. Ivy Deng

電話番号: 86-755-27374946

ファックス: 86-755-27374848

私達に直接お問い合わせを送信 (0 / 3000)